该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件，Cache的详细技术参数包含在.v文件的注释中。
直接相连16KBD_CacheCache写策略：写回法+写分配(二路)组相连16KBI_CacheCache替换策略: LRUI_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache，再传给CPU，而D_Cache在处理数据读外，还要注意数据写入的问题。
本工程可以与arm.v中的arm核协同工作，主存使用dram_ctrl_sim。
直接相连16KBD_CacheCache写策略：写回法+写分配(二路)组相连16KBI_CacheCache替换策略: LRUI_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache，再传给CPU，而D_Cache在处理数据读外，还要注意数据写入的问题。
本工程可以与arm.v中的arm核协同工作，主存使用dram_ctrl_sim。
2020/6/4 8:19:18
6KB
1
iMX6RexIMX6Q核心板CORTEX-A9四核DDR3ALTIUMAD设计硬件原理图+PCB+BOM文件，采用12层板设计，板子大小为70x40mm，双面规划布线，主要器件文IMX6QCPUMCIMX6Q5EYM10AC,4片DDR3MT41J128M16HA-15E:D,4路DC/DC电源分别为3.3v3.0v1.5v1.375v。
AltiumDesigner设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，可作为你产品设计的参考。
AltiumDesigner设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，可作为你产品设计的参考。
2016/4/26 5:11:29
20.5MB
1
ARM架构过去称作进阶精简指令集机器（AdvancedRISCMachine，更早称作：AcornRISCMachine），是一个32位精简指令集（RISC）处理器架构，其广泛地使用在许多嵌入式系统设计。
由于节能的特点，ARM处理器非常适用于移动通讯领域，符合其次要设计目标为低耗电的特性。
由于节能的特点，ARM处理器非常适用于移动通讯领域，符合其次要设计目标为低耗电的特性。
2021/7/25 9:23:53
4.54MB
1
Altera系列FPGA芯片IP核详解，alteraIP核是面向Alterak可编程门阵列芯片的优化的，实现电子设计中常用功能的封装模块，关于altrea常用IP引见都在这里面了。
2019/6/6 20:52:17
209.79MB
1
网络下载的XILINDDR3IP核教程，包括仿真、综合、设计、应用、最终篇5个部分，讲解的深入浅出，简明扼要，非常实用！在其指点下，完成了DDR3的设计调试！可惜没有找到出处！
2020/11/27 23:04:45
21.95MB
1
个嵌入式处理器本人是不能独立工作的，必须给它供电、加上时钟信号、提供复位信号，如果芯片没有片内程序存储器，则还要加上存储器系统，然后嵌入式处理器芯片才可能工作。
这些提供嵌入式处理器运行所必须的条件的电路与嵌入式处理器共同构成了这个嵌入式处理器的最小系统。
而大多数基于ARM7处理器核的微控制器都有调试接口，这部分在芯片实际工作时不是必需的，但因为这部分在开发时很重要，所以也把这部分也归入最小系统中。
这些提供嵌入式处理器运行所必须的条件的电路与嵌入式处理器共同构成了这个嵌入式处理器的最小系统。
而大多数基于ARM7处理器核的微控制器都有调试接口，这部分在芯片实际工作时不是必需的，但因为这部分在开发时很重要，所以也把这部分也归入最小系统中。
2017/9/12 15:43:39
706KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB