实施与ImageNet-预训练ResNet50图像编码器和FC/FC-UpConv解码器变化：支持以视图为中心和以形状为中心的训练（以形状为中心的效果更好）同时支持倒角距离和土方距离，因为损耗（EMD速度较慢，但性能要好一些）训练10,000个地面真点可提高1K/2K训练的性能（这类似于最近基于SDF的方法，其中通常会采样＞10,000个查询点）要使用，请先编译cd和emd（请参阅自述文件），然后运行bashtrain.sh要下载数据，请单击下载Chair数据（10K采样点云+24个随机视角的渲染图像）。
请注意，这是在PartNet数据拆分之后进行的。
您需要切换到其他论文中使用的那些。
在Ubuntu16.04，Cuda9.0，Python3.6.5，PyTorch1.1.0上测试了代码。
此代码使用Blenderv2.79渲
请注意，这是在PartNet数据拆分之后进行的。
您需要切换到其他论文中使用的那些。
在Ubuntu16.04，Cuda9.0，Python3.6.5，PyTorch1.1.0上测试了代码。
此代码使用Blenderv2.79渲
2023/9/13 16:11:43
290KB
1
一、实验目的1、掌握利用ffmpeg提取视频中关键帧2、掌握JPEG图像编码的原理和流程3、实现JPEG编码器和解码器并观察不同量化因子对图像质量的影响二、实验要求1、利用ffmpeg提取视频中的任意关键帧。
2、实现JPEG编码器，具体包括将所提取图像的RGB像素值转化为YCbCr或者YUV，对色度图像进行二次采样（subsampling4：2：0），对图像划分为8*8的像素块并进行DCT变换，进行量化。
3、实现JPEG解码器，包括对步骤1中的量化结果进行反量化，IDCT变换，增采样，完成转换并显示图像。
4、采用不同的质量因子，例如2，5，10，观察解码后图像的变化。
5、对关键结果进行截图并编辑程序说明文档。
2、实现JPEG编码器，具体包括将所提取图像的RGB像素值转化为YCbCr或者YUV，对色度图像进行二次采样（subsampling4：2：0），对图像划分为8*8的像素块并进行DCT变换，进行量化。
3、实现JPEG解码器，包括对步骤1中的量化结果进行反量化，IDCT变换，增采样，完成转换并显示图像。
4、采用不同的质量因子，例如2，5，10，观察解码后图像的变化。
5、对关键结果进行截图并编辑程序说明文档。
2023/9/10 17:08:09
128.27MB
1
Farrow滤波器的设计，用于采样率的转换。
采样率转换可以看成是一个重采样的过程，先以某一采样率Fx对原始信号采样，将得到的数字信号X（kTx）经过数模转换器变成模拟信号，然后再经过ADC用另一采样率Fy进行采样。
这样的方法优点是采样速率可以任意选择且与原始采样率无关，但是DAC在恢复信号的时候会引入失真，经过二次采样时的ADC变换器中的量化也会引入失真，另外还需要精确的ADC和DAC以及精确的高阶的模拟反镜像滤波器。
所以在模拟领域经行采样率变换是很难实现的。
但是我们可以将采样率变换在全数字领域完成。
直接将一个采样率为Fx的数字信号通过数字滤波器转换成一个采样率为Fy的数字信号。
采样率转换可以看成是一个重采样的过程，先以某一采样率Fx对原始信号采样，将得到的数字信号X（kTx）经过数模转换器变成模拟信号，然后再经过ADC用另一采样率Fy进行采样。
这样的方法优点是采样速率可以任意选择且与原始采样率无关，但是DAC在恢复信号的时候会引入失真，经过二次采样时的ADC变换器中的量化也会引入失真，另外还需要精确的ADC和DAC以及精确的高阶的模拟反镜像滤波器。
所以在模拟领域经行采样率变换是很难实现的。
但是我们可以将采样率变换在全数字领域完成。
直接将一个采样率为Fx的数字信号通过数字滤波器转换成一个采样率为Fy的数字信号。
2023/9/8 19:20:20
1KB
1
电气负荷预测数据，单位P/kw，采样10秒，为一个地区的负荷，电气负荷预测数据，单位P/kw，采样10秒，为一个地区的负荷，电气负荷预测数据，单位P/kw，采样10秒，为一个地区的负荷，电气负荷预测数据，单位P/kw，采样10秒，为一个地区的负荷
2023/9/8 7:48:12
269KB
1
本文旨在通过设计一款分布式电网动态电压恢复器模拟系统装置，解决电力设备运行过程中电压暂降或中断情况下的动态电能安全问题。
装置采用"直流-交流"及"交-直-交"双重结构，控制系统采用TMS320F28335为控制核心，采用规则采样法和DSP片内EPWM模块功能实现SPWM波，经过软硬的设计，经测试本装置在PFC环节，功率因数基本接近1；
SPWM调制算法近似性引入的误差、直流侧电压波动、检测电路及AD转换器的误差小。
开机自检、输入电压欠压及输出过流保护，在过流、欠压故障排除后能自动恢复。
装置采用"直流-交流"及"交-直-交"双重结构，控制系统采用TMS320F28335为控制核心，采用规则采样法和DSP片内EPWM模块功能实现SPWM波，经过软硬的设计，经测试本装置在PFC环节，功率因数基本接近1；
SPWM调制算法近似性引入的误差、直流侧电压波动、检测电路及AD转换器的误差小。
开机自检、输入电压欠压及输出过流保护，在过流、欠压故障排除后能自动恢复。
2023/9/4 19:01:33
893KB
1
MSP430F5529经过ADC采样，通过DMA传输到串口发送，波特率9600，采用内置串口，只需要一根USB线连接即可
2023/9/4 12:25:39
56KB
1
基于FPGA的FM调制与解调，资源为FM工程文件和说明文件，软件QuartusII11.0，语言verilogHDL，调制信号为正弦波，载波信号为正弦波，FM调制直接调频（DDS技术），FM解调非相干解调（微分，取绝对值，低通滤波器）。
一个完整的FM调制/解调系统主要分为模数（AD）转换器、FM调制器/解调器和数模（DA）转换器这三部分。
在本次设计中，信源用正弦波代替，载波同样也是正弦波，在FPGA内部通过DDS产生正弦信号来模拟AD采样数据。
在做FM解调器的实现时，调制器的输出直接在FPGA内部连接解调器的输入，不经过DAC输出与ADC输入，解调器直接输入调制后的离散的波形数据。
如图1所示，直接用数字已调信号代替量化后的模拟已调信号，虚线方框内的部分省略掉了。
一个完整的FM调制/解调系统主要分为模数（AD）转换器、FM调制器/解调器和数模（DA）转换器这三部分。
在本次设计中，信源用正弦波代替，载波同样也是正弦波，在FPGA内部通过DDS产生正弦信号来模拟AD采样数据。
在做FM解调器的实现时，调制器的输出直接在FPGA内部连接解调器的输入，不经过DAC输出与ADC输入，解调器直接输入调制后的离散的波形数据。
如图1所示，直接用数字已调信号代替量化后的模拟已调信号，虚线方框内的部分省略掉了。
2023/9/1 14:48:49
8.01MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB