基于FPGA的等精度数字频率计,含代码的完整设计
2025/9/5 1:48:53 1.56MB FPGA
1
037数字秒表LCD1602显示开始停止51单片机仿真
2025/9/3 20:38:48 708KB 51单片机 仿真 数字秒表
1
基于matlab的数字识别实现算法简洁易懂,这是由matlab的高级的语言所特有的
2025/9/3 11:04:02 1.67MB 数字识别
1
最短路径算法,做了堆优化有测试用例,可以随机生成地图,地图中的数字代表的是该点的高度,高度差为两点的距离
2025/9/2 17:09:20 23KB 最短路径算法
1
JSteg隐写算法,基于DCT系数的变换进行数字隐写,matlab代码,已实现,可运行。
主要思想是将秘密消息嵌入在量化后的DCT系数的最低比特位上,但对原始值为0、1的DCT系数不进行嵌入。
2025/9/2 1:50:44 794KB JSteg隐写
1
一、设计内容(利用QuartusⅡ软件,使用VHDL语言完成数字电子时钟的设计)二、设计要求1、具有时、分、秒的计数显示功能2、具有清零功能,可对数字时钟的小时、分钟进行调整3、12小时制和24小时制均可三、总体实现方案四、设计的详细步骤五、总结
2025/9/1 7:52:27 4.04MB EDA电子时钟 闹钟整点报时 源代码
1
本文基于某国防项目浮空精密跟踪平台的研究与设计,通过对该系统的动态目标实时图像检测子系统中视频采集处理平台的分析与设计,讨论了对视频图像采集处理系统的一些关键技术,该系统基于DSP十CPLD架构,针对模拟摄像机和高速数字摄像机进行了设计。
2025/8/31 11:39:31 1.93MB 图像处理
1
华为智慧城市白皮书,感觉有点怪。
2025/8/31 11:31:31 2.78MB 智慧城市 数字政府
1
上次说了dds的原理,这次我们用FPGA来实现dds。
因为dds在da之前都是数字器件,所以我们可以用FPGA来实现dds的前两个部分。
2025/8/31 3:41:20 292KB FPGA DDS ISE 文章
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡