该文为一研究生毕业论文,介绍了使用FPGA方法实现16QAM数字调制技术的方案研究。
2023/7/15 15:11:28 5.88MB FPGA;16QAM;数字调制
1
FPGA可编程成逻辑器件设计OFDM。
加扰,交织,循环前缀,fft,映射,等核心关键技术。
内部附有源代码。
2023/7/11 13:14:24 4.03MB FPGA
1
采用systemgenerator设计正弦载波产生,可生成工程,下载到板子上验证
2023/7/1 21:04:27 58KB DDS,system generator
1
用VHDL实现的串口通信实验报告,代码绝对好用!!!!!!!
2023/7/1 17:43:03 305KB FPGA VHDL 串口通信 实验报告
1
基于Verilog代码和调用IP核的ROM模块存储波形,实现基于FPGA的正弦波信号输出以及波形的仿真
2023/6/29 22:12:47 2.54MB 正弦波
1
基于FPGA设计的verilog语言pwm,占空比可调的PWM,
2023/6/12 13:44:09 4KB PWM FPGA
1
VHDL语言编写的小游戏。
在FPGA实验箱上烧制成功,且成功通过答辩。
模仿了打地鼠这个小游戏。
2023/6/12 0:29:51 6.73MB FPGA VHDL 打地鼠
1
该代码是基于FPGA的数字示波器的代码,编程语言是verilog,开发环境是QuartusII
2023/6/10 7:12:35 22.55MB FPGA 数字示波器 Verilog
1
基于FPGA的小车而且父亲切尔奇若去欠人情欠人情翁人的确认去
2023/6/8 14:50:09 131KB FPGA
1
数字信号对载波振幅的调制称为振幅键控即ASK。
在现代电子系统及设备中,尤其是通讯设备中,ASK应用十分广泛。
在本方案中,针对ASK信号的特点,提出了基于FPGA的ASK调制器的一种设计实现方法。
通过本次设计,掌握FPGA/CPLD设计方法和流程,了解ASK调制及解调数字设计原理,设计出可实际应用的ASK调制及解调数字FPGA软核。
并对设计好的ASK调制及解调电路进行逻辑功能仿真。
2023/6/3 6:53:06 3.13MB 基于fpga的
1
共 359 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡