首先利用fdatool实现FIR滤波器,然后通过多相滤波实现信道化
2025/2/5 12:50:02 2KB 通信
1
基于FIR数字滤波器的原理和层次化、模块化设计思想,结合Altera公司的CycloneII系列FPGA芯片,提出了FIR数字滤波器的实现硬件方案,给出了采用Matlab、QuartusⅡ设计及实现32阶低通FIR滤波器的方法步骤,仿真及实际测试结果验证了设计方案的正确性,与传统的数字滤波器相比,本文设计的FIR数字滤波器具有更好的实时性、灵活性和实用性。
2025/2/4 2:07:28 1.27MB Matlab FPGA FIR 数字滤波器
1
程序包中分别使用最小二乘法,拉格朗日插值法,优化加权最小二乘法来实现分数延迟FIR滤波器的Matlab编程
2025/1/18 3:29:51 7KB fractional delay fir filter
1
基于quartus2,用variog语言编写的fir滤波器。
2025/1/17 19:06:30 93KB quartus2 fir
1
FIR滤波器c算法实现,……简单实用……
2025/1/10 9:47:06 1.15MB FIR滤波器 c算法实现
1
现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行设计的难度较大。
2025/1/6 12:33:05 874KB FIR 滤波器; SimuliFIR 滤波器;
1
语音信号滤波去噪——使用汉宁窗设计的频率采样型FIR滤波器
2024/12/20 12:35:45 546KB 课程设计
1
Fir滤波器设计和软件实现加实验报告,比较简单的一种,低通
2024/12/18 17:47:05 211KB FIR
1
给定一有效信号(正弦),加高斯白噪声,信噪比为20dB,设计一IIR滤波器。
已知通带衰减0.3dB,阻带衰减30dB,其他自选。
并且还设计一FIR滤波器。
1
&VirtexTM-4DSP48Slice&' FIRVirtex-4&' *FIR&' *&' *&' &' *RAM4FIRRAM3FIR&' *&&SystemGeneratorinDSPVHDLVerilog&'  *  
2024/10/6 7:18:36 1.72MB 半并行FIR滤波器
1
共 84 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡