下载请注意操作系统!VivadoHLx2019.1:WebPACK和版本—Windows自解压Web安装程序(EXE-64.62MB)
2024/11/17 4:10:43 64.62MB Vivado2019.1 XILINX
1
Xilinx哈夫曼编码对一段数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。
1.设计要求(1)组成序列的元素是[0-9]这10个数字,每个数字其对应的4位二进制数表示。
比如5对应0101,9对应1001。
(2)输入数据序列的长度为256。
(3)先输出每个元素的编码,然后输出数据序列对应的哈夫曼编码序列。
环境是ISE14.7,ModelSim10.4
2024/11/8 9:51:52 74KB FPGA verilog 哈夫曼编码
1
包含Xilinx官方全部Vivado软件的用户指导手册,详细介绍了Vivado环境下FPGA使用和设置。
2024/11/1 4:47:23 62.21MB Vivado User Guide
1
在我们“动态频谱资源共享宽带无线通信系统”项目中,使用的FPGA芯片是Xilinx公司的XC5VSX95T-FF1136C,该芯片是Virtex-5SXT系列的一款芯片,FF代表芯片的封装形式是Flip-chipFine-pitchBGA(引脚之间的间距是1.00mm),1136表示该芯片有1136个引脚。
2024/10/24 2:45:44 4.78MB FPGA 引脚分配
1
TestBench经典教程.pdftestbench.pptWritingTestbenchesusingSystemVerilog.pdfXilinx—WritingEfficientTestbenches.pdf一些好的关于testbench资料//AVerilogHDLTestBenchPrimer.pdfAnOverviewonWritingaVHDLTestbench.pdftestbench_book.pdftestbench_vantage.pdfTestBench的书写.pptverilogtestbenchpreliminary.pdfWritingEfficientTestbenches.pdfWritingTestBenches.pdfwritingtestbench.pdf书写testbench过程.doc如何编写testbench的总结.pdf怎样写testbench.pdf中文文章:怎样写testbench(xilinx的).pdf在QUARTUS下根据波形文件生成testbench.doc学写Testbench---结构篇.doc怎样写testbench..pdf怎样用VHDL写TESTBENCH.pdf编写高效的测试设计(testbenches).doc英文文章:testbench入门文档(xilinx的).pdf计数器程序与TESTBENCH.doc
2024/10/18 12:46:37 17.8MB Testbench
1
硬件工程师手册目前最全版本(159页)小数分频一种将异步时钟域转换成同步时钟域的方法一种快速无毛刺的时钟倒换方法以太网时钟同步技术_时钟透传技术白皮书VHDL设计风格和实现FPGA设计流程指南FPGA设计规范codingstyleVerilog典型电路设计VerilogHDL华为入门教程Synplify工具使用指南(华为文档)HuaWeiVerilog约束FPGA技巧Xilinx静态时序分析与逻辑华为面经
2024/10/16 5:34:40 6.88MB FPGA Verilog VHDL 华为
1
这是Xilinx官方的PCieBMD例程的全部资料,最新,包括代码和说明PDFPleasereadXAPP1052toundersandhowtousethefilesinthiszipfile.3.SOFTWARETOOLSANDSYSTEMREQUIREMENTS4.DESIGNFILEHIERARCHYPleaseseeXAPP1052forthefilehierarchyofthezipfile.5.INSTALLATIONANDOPERATINGINSTRUCTIONSPleaseseeXAPP1052fordetailedinstructionsonhowtousethefilesinthisrepository.
2024/9/13 18:06:08 12.34MB Xilinx FPGA PCIe BMD
1
田耕大师的经典之作,使用Xilinx开发工具的同学可以学习一下。
2024/9/10 5:56:47 60MB FPGA,ISE
1
《FPGACPLD设计工具──Xilinx+ISE使用详解》,需要的下载
2024/9/1 19:43:42 11.16MB ISE
1
洗衣机控制器的要求1)设计一个电子定时器,定时时间为99秒,控制洗衣机作如下运转:启动→正转20秒→暂停10秒→反转20秒→暂停10秒→定时时间未到回到“正转20秒→暂停10秒→……”,定时到则停止;
2)若定时到,则停机发出LED全亮作为指示信号;
3)用数码管显示洗涤的剩余时间(秒数),按倒计时方式对洗涤过程作计时显示,直到时间到,停机;
洗涤过程由按下按键开始;
用LED0、LED3、LED6分别表示“正转”、“暂停”、“反转”三个状态,按复位键返回初始状态。
FPGA芯片为XILINX的XC7A100T,软件版本vivado2018.2,程序已经写好绑上自己的管脚就能用,里面有debug和testbench调试程序。
2024/8/29 5:25:01 22.48MB vivado fpga verilog 洗衣机控制程序
1
共 147 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡