xilinx的fpga+pcie数据采集卡，包括linux驱动以及测试程序
2024/6/11 2:06:07
4.45MB
1
用verilog实现FOC算法的SVPWM部分，工程是quartus13.0建立的，用的IP核较少，可移植性强，可以轻松用到xilinx，lattice等平台上。
2024/6/1 1:23:40
22.95MB
1
xilinx官方的高速串行接口文档，非常经典，强烈推荐。
对于初次接触高速串行接口的人，很多概念不清楚，该文档解释的非常好，看后豁然开朗。
对于初次接触高速串行接口的人，很多概念不清楚，该文档解释的非常好，看后豁然开朗。
2024/5/31 14:27:44
5.59MB
1
hls是xilinx的高层次综合，本例子是本人手打经过验证没问题，快速上手hls，例子有部分注释，学习理解hls不错的
2024/5/29 0:57:02
10.38MB
1
CadenceAllegro格式的板图，需要用Allegro打开。
本板卡是Xilinx官网上KC705套件的PCB板图，核心CPU是Xilinx最新的7系列芯片！
本板卡是Xilinx官网上KC705套件的PCB板图，核心CPU是Xilinx最新的7系列芯片！
2024/5/24 3:44:21
9.49MB
1
根据xilinx官方demo生成的ISE工程文件，包含最终生成bit文件。
并插入ila核使用chipscope抓包。
详细的说明文档详见我的博客：http://www.cnblogs.com/yuzeren48/
并插入ila核使用chipscope抓包。
详细的说明文档详见我的博客：http://www.cnblogs.com/yuzeren48/
2024/5/17 19:56:22
8.94MB
1
利用Xilinx的Vivado套件（包括VivadoHLS）设计的精简指令集CPU架构，里面包含了各个模块所需的仿真文件。
下载资源的人需要先了解一下ARM指令集与ARM架构。
下载资源的人需要先了解一下ARM指令集与ARM架构。
2024/4/16 5:44:08
978KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB