使用matlab对pll建模，建立一个完整的pll的model，已经验证可以使用

PLL数字锁相的详细介绍，希望对PLL的学习者有所帮助。

特权同学图书《AlteraFPGA伴你玩转USB3.0与LVDS》扫描版。
编辑推荐（1）《AlteraFPGA伴你玩转USB3.0与LVDS》基于AlteraCycloneⅣFPGAUSB3.0LVDS的硬件开发平台，提供有丰富的例程讲解：从基础的FPGA入门实例到基于FPGA的UART、DDR3、USB3.0、LVDS传输实例。
（2）《AlteraFPGA伴你玩转USB3.0与LVDS》提供一站式入门学习方案：板级设计、软件工具和相关驱动安装、丰富的例程讲解，让读者快速掌握FPGA各种片内资源的应用以及接口时序的设计。
内容简介本书主要使用Altera公司的CycloneⅣFPGA器件（引出自带的LVDS接口）和Cypress公司的USB3.0控制器芯片FX3，以及一些常见的DDR2存储器、UART电路、扩展接口等，由浅入深地引领读者从板级设计、软件工具、相关驱动安装、基础的FPGA实例以及基于FPGA的UART、DDR2、USB3.0、LVDS传输实例入手，掌握FPGA各种片内资源的应用以及接口时序的设计。
本书基于特定的FPGA开发平台，既有足够的理论知识作支撑，也有丰富的例程进行实践学习，并且穿插着笔者多年FPGA学习和开发过程中的各种经验和技巧。
对于希望基于FPGA实现LVDS和USB3.0开发的工程师，本书所提供的很多实例是很好的参考原型，有助于实现快速系统原型的开发。
目　　录目录Contents第1章FPGA、USB与LVDS概述1.1FPGA发展概述1.2FPGA的优势1.3FPGA应用领域1.4FPGA开发流程1.5USB接口概述1.5.1USB发展史1.5.2USB3.0概述1.6LVDS接口概述第2章实验平台板级电路详解2.1板级电路整体架构2.2电源电路2.3FPGA时钟与复位电路2.3.1FPGA时钟晶振电路2.3.2FPGA复位电路2.4FPGA配置电路2.5FPGA供电电路2.6DDR2芯片电路2.7UART芯片电路2.8LVDS接口与液晶屏背光接口电路2.8.1差分走线2.8.2阻抗匹配2.8.3LVDS和单端信号间的串扰2.8.4电磁干扰2.8.5LVDS线缆选型2.8.6LVDS连接器定义2.9USB3.0控制器FX3电路2.10扩展接口电路2.11FPGA引脚定义第3章软件安装与配置3.1软件下载和许可证申请3.2QuartusⅡ与ModelSimAltera的安装3.3文本编辑器Notepad安装3.4QuartusⅡ中使用Notepad的关联设置3.5USBBlaster的驱动安装3.5.1WindowsXP系统的USBBlaster安装3.5.2在Windows7系统安装USBBlaster3.5.3在Windows8系统安装USBBlaster3.6串口芯片驱动安装3.6.1驱动安装3.6.2设备识别3.7USB3.0控制器FX3的SDK安装3.8USB3.0控制器FX3的驱动安装AlteraFPGA伴你玩转USB3.0与LVDS第4章第一个例程与FPGA下载配置概述4.1LED闪烁与PLL配置实例4.1.1功能概述4.1.2新建QuartusⅡ工程4.1.3IP核配置——PLL4.1.4引脚分配4.1.5闲置引脚设置4.1.6Verilog代码解析4.2AlteraFPGA配置方式概述4.2.1AS配置方式4.2.2PS配置方式4.2.3JTAG配置方式4.3基于JTAG的sof文件FPGA在线烧录4.4基于JTAG的jic文件SPIFlash固化第5章DDR2、UART以及NiosⅡ实例5.1DDR2控制器集成与读/写测试5.1.1功能概述5.1.2IP核配置——片内RAM5.1.3IP核配置——DDR2控制器5.1.4DDR2引脚电平设置5.1.5Verilog代码解析5.1.6板级调试5.2UART2USB的Loopback收发实例5.2.1功能概述5.2.2Verilog代码解析5.2.3板级调试5.3基于最小NiosⅡ系统的SystemID打印实例5.3.1Qsys系统概述5.3.2Qsys工具基本使用5.3.3Qsys组件添加与互连5.3.4Qsys系统生成5.3.5QuartusⅡ工程设计实现5.3.6软件开发工具EDS5.3.7SystemID外设

PLL_ADF4156之C语言驱动代码

锁相环(PLL)电路设计与应用日本人编写的

不平衡电网下三相逆变器并网锁相-pllcheck.mdl要做电网不平衡条件下的逆变器并网控制策略，电网电压的锁相是首先要解决的问题。
我参照论文搭建了锁相环和对称分量检测的模型，利用该模型检测三相不平衡电网的电压，可以锁定相位和正负序分量。
但是当我将其带入控制模型（VOC双环控制）----代替MATLAB提供的PLL，在电网电压正常的情况下，电流控制不住这是否与反馈电流滤的“过于干净”了有关？？

PLL_ADF4153之C语言驱动代码

STM32的3种低功耗模式：1、睡眠模式：内核停止，外设如NVIC，系统时钟Systick仍运行。
2、停止模式：所有时钟都已停止；
1.8V内核电源工作；
PLL,HIS和HSERC振荡器功能禁止；
寄存器和SRAM内容保留。
3、待机模式：1.8V内核电源关闭；
只有备份寄存器和待机电路维持供电；
寄存器和SRAM内容全部丢失；
实现最低功耗。

这是用XS128驱动OLED的程序。
------------------------------------CodeWarrior5.0/1Target:MC9S12XS128Crystal:16.000Mhzbusclock:16.000MHzpllclock:32.000MHz============================================使用说明：OLED电源使用5V。
----------------G电源地3.3V接5V电源，电源跟模块之间串接100欧姆电阻，并加3.3V钳位二极管D0PORTE_PE2单片机跟模块之间串接2k-3.3k电阻D1 PORTE_PE3单片机跟模块之间串接2k-3.3k电阻RSTPORTE_PE4单片机跟模块之间串接2k-3.3k电阻DCPORTE_PE5单片机跟模块之间串接2k-3.3k电阻CS已接地，不用接============================================如果用户使用的是5V单片机，请看用户手册，切勿烧毁模块！============================================*/#include"derivative.h"#include#include#include"OLED12864.h"//PLL初始化子程序BUSClock=16MvoidSetBusCLK_48M(void){CLKSEL=0X00;//disengagePLLtosystemPLLCTL_PLLON=1;//turnonPLLSYNR=0xc0|0x05;REFDV=0x80|0x01;POSTDIV=0x00;//pllclock=2*osc*(1+SYNR)/(1+REFDV)=96MHz;_asm(nop);//BUSCLOCK=48M_asm(nop);while(!(CRGFLG_LOCK==1));//whenpllissteady,thenuseit;CLKSEL_PLLSEL=1;//engagePLLtosystem;}voidDly_ms(intms){intii,jj;if(ms＜1)ms=1;for(ii=0;ii＜ms;ii++)for(jj=0;jj＜1335;jj++);//16MHz--1ms//for(jj=0;jj＜4006;jj++);//48MHz--1ms//for(jj=0;jj＜5341;jj++);//64MHz--1ms}//============================MAIN()===========================/*********************主函数************************************/voidmain(void){bytei=0;SetBusCLK_48M();DDRB=0XFF;DDRE=0XFF;PORTB=0XFF;LCD_Init();DisableInterrupts;for(;;){//LCD_Fill(0xff);//Dly_ms(100);//LCD_Fill(0x00);//Dly_ms(2000);//LCD_CLS();//LCD_Print(12,0,"广州Beyond科技");//LCD_Print(15,2,"飞思卡尔智能车");//LCD_Print(43,4,"专营店");//LCD_Print(15,6,"智能车首选液晶");//LCD_P8x16Str(48,4,"OLED");//LCD_P6x8Str(16,6,"b

第1章绪论1．1历史回顾1．2电通信系统的基本组成1．2．1数字通信系统1．2．2数字通信的早期工作1．3通信信道及其特征1．4通信信道的数学模型1．5本书的结构1．6深入学习第2章信号和系统的频域分析2．1傅里叶级数2．1．1实信号的傅里叶级数：三角傅里叶级数2．2傅里叶变换2．2．1实信号、偶信号和奇信号的傅里叶变换2．2．2傅里叶变换的基本性质2．2．3周期信号的傅里叶变换2．3功率和能量2．3．1能量型信号2．3．2功率型信号2．4带宽受限信号的抽样2．5带通信号2．6深入学习习题第3章模拟信号的发送和接收3．1调制简介3．2振幅调制(AM)3．2．1双边带抑制载波AM3．2．2常规振幅调制3．2．3单边带AM3．2．4残留边带AM3．2．5AM调制器和解调器的实现3．2．6信号多路复用3．3角度调制3．3．1FM信号和PM信号的表示形式3．3．2角度调制信号的频谱特性3．3．3角度调制器和解调器的实现3．4无线电广播和电视广播3．4．1AM无线电广播3．4．2FM无线电广播3．4.3电视广播3．5移动无线电系统3．6深入学习习题第4章随机过程4．1概率及随机变量4．2随机过程：基本概念4．2．1随机过程的描述4．2．2统计平均4．2．3平稳过程4．2．4随机过程与线性系统4．3频域中的随机过程4．3．1随机过程的功率谱4．3．2线性时不变系统的传输4．4高斯过程及白过程4．4．1高斯过程4．4，2白过程4．5带限过程及抽样4．6带通过程4．7深入学习习题第5章模拟通信系统中的噪声影响5．1噪声对线性调制系统的影响5．1．1噪声对基带系统的影响5．1．2噪声对DSB-SCAM的影响5．1．3噪声对SSBAM的影响5．1．4噪声对常规调幅的影响5．2使用锁相环(PLL)进行载频相位估计5．2．1锁相环5．2．2加性噪声对相位估计的影响5．3噪声对角度调制的影响5．3．1角度调制的门限效应5．3．2预加重和去加重滤波5．4模拟调制系统的比较5．5模拟通信系统中传输损耗和噪声的影响5．5．1热噪声源的特征5．5．2噪声温度效应及噪声系数5．5．3传输损耗5．5．4信号传输中继器5．6深入学习习题第6章信源与信源编码6．1信源的数学模型6．1．1信息的度量6．1．2联合熵与条件熵6．2信源编码理论6．3信源编码算法6．3．1霍夫曼信源编码算法6．3．2Lempel-Ziv信源编码算法6．4率失真理论6．4．1互信息量6．4．2微分熵6．4．3率失真函数6．5量化6．5．1标量量化6．5．2矢量量化6．6波形编码6．6．1脉冲编码调制(PCM)6．6．2差分脉冲编码调制(DPCM)6．6．3增量调制(M)6．7分析-合成技术6．8数字音频传输和数字音频记录6．8．1电话传输系统中的数字音频信号6．8．2数字音频录制6．9JPEG图像编码标准6．10深入学习习题第7章加性高斯白噪声信道中的数字传输7．1信号波形的几何表示7．2脉冲振幅调制7．3二维信号波形7．3．1基带信号7．3．2二维带通信号--载波相位调制7．3．3二维带通信号--正交振幅调制7．4多维信号波形7．4．1正交信号波形7．4．2双正交信号波形7．4．3单纯信号波形7．4．4二进制编码的信号波形7．5加性高斯白噪声信道中数字已调信号的最佳接收机7．5．1相关型解调器7．5．2匹配滤波器型解调器7．5．3最佳检测器7．5．4载波振幅已调信号的解调和检测7．5．5载波相位已调信号的解调和检测7．5．6正交振幅已调信号的解调和检测7。
5．7频率已调信号的解调和检测7．6加性高斯白噪声中信号检测的错误概率7.6．1二进制调制的错误概率7．6．2M进制PAM的错误概率7．6．3相位相干PSK调制的错误概率7．6．4DPSK的系统错误概率7．6．5QAM的错误概率7．6．6M进制正交信号的错误概率7．6．7M进制双正交信号的错误概率7．6．8M进制单纯信号的错误概率7．6．9FSK的非相干检测的错误概率7．6．10调制方式的比较7．7有线和无线通信信道的性能分析7．7．1再生中继器7．7．2无线信道中的链路预算分析7．8码元同步7．8．1超前-滞后门同步法7．8．2最小均方误差法7．8．3最大似然准则法7．8．4频谱线法7．8．5载波已调信号的码元同步7．9深入学习习题第8章通过带限AWGN信道的数字传输8．1通过带限信道的数字传输8．1．1带限基带信道上的数字PAM传输8．1．2带限带通信道上的数字传输8．2数字已调信号的功率谱8．2．1基带信号的功率谱8．2．2载波已调信号的功率谱8．3带限信道的信号设计8．3．1无码间干扰的带限信号的设计--奈奎斯特准则8．3．2具有可控ISI的带限信号8．4检测数字PAM的错误概率8．4．1具有零ISI的PAM检测的错误概率8．4．2可控ISI的逐码元数据检测8．4．3部分响应信号检测的错误概率8．5与记忆有关的数字调制信号8．5．1有记忆的调制编码与调制信号8．5．2最大似然序列检测器8．5．3部分响应信号的最大似然序列检测8．5．4有记忆数字信号的功率谱8．6存在信道失真的系统设计8．6．1已知信道的发送和接收滤波器的设计8．6．2信道均衡8．7多载波调制和OFDM8．7．1FFT算法实现的OFDM系统8．8深入学习习题第9章信道容量与信道编码9.1信道模型9.2信道容量9．2．1高斯信道容量9.3通信的容限9．3．1模拟信号的PCM传输9.4可靠通信的编码9．4．1正交信号错误概率的紧界9．4．2编码的原则9.5线性分析码9.5．1线性分组码的译码及其性能9.5．2突发错误纠错编码9.6循环码9．6．1循环码的结构9．7卷积码9．7．1卷积码的基本性质9．7．2卷积码的最佳译码--维特比算法9．7．3卷积码的其他译码算法9．7．4卷积码的错误概率界限9．8复合编码9．8．1乘积码9．8．2链接码9．8．3Turbo码9．8．4BCJR算法9．8．5Turbo码的性能9．9带限信道的编码9．9．1编码与调制的结合9．9．2网格编码调制9．10信道编码的实际应用9．10．1深层空间通信的编码9．10．2电话线路调制解调器的编码9．10．3光盘编码9．11深入学习习题第10章无线通信10．1衰落多径信道上的数字传输10．1．1时变多径信道的信道模型10．1．2衰落多径信道的信号设计10．1．3频率非选择性瑞利衰落信道上的二进制调制性能10．1．4通过信号分集提高系统性能10．1．5频率选择性信道的调制和解调--RAKE解调器10．1．6多天线系统和空时编码10．2连续载波相位调制10．2．1连续相位FSK(CPFSK)10．2．2连续相位调制(CPM)10．2．3CPFSK和CPM的频谱特性10．2．4CPM信号的解调和检测10．2．5CPM在AWGN信道和瑞利衰落信道中的性能10．3扩频通信系统10．3．1扩频数字通信系统的模型10．3．2直接序列扩频系统10．3．3直接序列扩频信号的应用10．3．4脉冲干扰和衰落的影响10．3．5PN序列的生成10．3．6跳频扩频10．3．7扩频系统的同步10．4数字蜂窝通信系统10．4．1GSM系统10．4．2基于IS-95的CDMA系统10．5深入学习习题附录A多信道二进制信号接收时的错误概率参考文献

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。