废话不说了，下面进入正题，学习FPGA经历了这么几个阶段：①、Verilog语言的学习，熟悉Verilog语言的各种语法。
②、FPGA的学习，熟悉QuartusII软件的各种功能，各种逻辑算法设计，接口模块(RS232,LCD,VGA,SPI,I2c等)的设计，时序分析，硬件优化等，自己开始设计简单的FPGA板子。
③、NiosII的学习，熟悉NiosII的开发流程，熟悉开发软件(SOPC,NiosIIIDE),了解NiosII的基本结构，设计NiosII开发板，编写NiosIIC语言程序，调试板子各模块功能。
先来说说第一个阶段，现在主要的硬件描述语言有VHDL，Verilog两种，在本科时老师一般教VHDL，不过现在Verilog用的人越来越多，其更容易上手(与C语言语法比较类似),也更灵活，现在的IC设计基本都用Verilog。
像systemC，systemVerilog之类的应该还在萌芽阶段，以后可能会有较大发展。
鉴于以上原因我选择了Verilog作为我学习的硬件描述语言。
其实有C语言的基础，学起Verilog的语言很简单，关键要有并行的概念，所有的module，assign，always都是并行的，这一点与软件语言有明显不同。
这里推荐几本评价比较好的学习Verilog的书籍：①、《verilog数字系统设计教程》，这本书对于入门是一本很好的书，通俗易懂，让人很快上手，它里面的例子也不错。
但本书对于资源优化方面的编程没有多少涉及到。
②、《设计与验证VerilogHDL》，这本书虽然比较薄，但是相当精辟，讲解的也很深入，很多概念看了这本书有种豁然开朗的感觉，呵呵。
学习Verilog其实不用看很多书，基本的语法部分大家都一样，关键是要自己会灵活应用，多做练习。
Verilog语言学了一段时间，感觉自己可以编点东西，希望自己编的程序在板子上运行看看结果，下面就介绍我学习的第二个阶段。
刚开始我拿了实验室一块CPLD的开发板做练习，熟悉QuartusII的各种功能，比如IP的调用，各种约束设置，时序分析，Logiclock设计方法等，不过做到后面发现CPLD的资源不太够(没有内嵌的RAM、不能用SignalTapII，LE太少等)，而实验室没有FPGA开发板，所以就萌生了自己做FPGA开发板的意图，刚好Cadence我也学的差不多了，就花了几天时间主要研究了FPGA配置电路的设计，在板子上做了Jtag和AS下载口，在做了几个用户按键和LED，其他的口全部引出作为IO口，电路比较简单，板子焊好后一调就通了(心里那个爽啊...)。
我选的FPGA是cycloneII系列的EP2C5，资源比以前的FPGA多了好几倍，还有PLL，内嵌的RAM，可以试试SignalTapII，用内嵌的逻辑分析仪测试引脚波形，对于FPGA的调试，逻辑分析仪是至关重要的。
利用这块板子我完成了项目中的几个主要功能：RS232通信，指令译码，配置DDS，AD数据高速缓存，电子开关状态设置等，在实践中学习起来真的比平时快很多，用到什么学什么动力更大。
这个时候我主要看的数据有这几本感觉比较好：①、《AlteraFPGA/CPLD设计（基础篇）》：讲解一些基本的FPGA设计技术，以及QuartusII中各个工具的用法（IP，RTL，SignalProbe，SignalTapII，TimingClosureFloorplan，chipEditor等），对于入门非常好。
②、《AlteraFPGA/CPLD设计（高级篇）》：讲解了一些高级工具的应用，LogicLock，时序约束很分析，设计优化，也讲述了一些硬件编程的思想，作为提高用。
③、《FPGA设计指南--器件，工具和流程》：这本书看了他的目录忍不住就买了，这本书讲述了FPGA设计的各个方面，虽然每个方面都是点到为止，但能让你有个整体的概念，了解FPGA的所有设计功能，了解FPGA开发的整个流程。

本书以Xilinx公司FPGA为开发平台，采用MATLAB及VHDL语言开发工具，详细阐述了数字滤波器工作原理、结构、方法和仿真实验过程，并通过大量的工程实例分析其在FPGA实现中的具体技术细节。
其主要内容包括FIR滤波器、IIR滤波器、多速率滤波器、自适应滤波器、变频域滤波器、解调系统滤波器设计等。

陈杰高教版高等教育出版社课后答案，《传感器与检测技术》陈杰高教版高等教育出版社课后答案

本书着重讲解采用波形级仿真技术来评估通信系统性能的原理、方法和实现技术。
回顾和总结了相关理论基础，重点讨论实用性的方法，如：线性系统的仿真和建模方法、非线性系统的仿真和建模方法、蒙特卡洛仿真方法和随机数的产生、通信系统建模、信道建模、以及仿真中的参数估计和性能评估；
另外还给出四类案例研究。
在书的最后还给出了大量具有针对性，并富于启发情的思考题和附录。
与第一版相比，重点增加了现在比较热门的有关移动无线通信系统仿真的内容

2020年是不平凡的一年，经历疫情的洗礼，许多行业重启向上而生的螺旋，但疫情并未阻挡科技前进的脚步，量子计算、基础材料、生物医疗等领域的一系列重大科技突破纷至沓来。

MySQL技术内幕InnoDB存储引擎(第2版.姜承尧).pdf，mysql开发必读书籍，姜老师经典之作，万万不可错过。

嵌入式开发板（MSP430F6638）各类实验原理及代码源码解析、实验结果。
包括CCS的安装使用、GPIO、中断、低功耗、定时器、串行通信、TFT、UART、数模/模数转换等各种技术的介绍和实际应用，代码源码等。

设计题目：转速、电流双闭环直流调速系统控制器设计电机参数：他励直流电动机，额定功率为185W，额定电压为220V，额定转速1600rpm，额定电枢电流达到1.1A。
转动惯量2mkg006.0J。
电枢电感La=326mH。
电枢电阻23aR。
过载倍数1.1。
电力变换装置：晶闸管三相全控桥式整流电路，110sK。
主电路等效电阻3941223recaRRRRL。
给定电源电压最大值：学号尾号为奇数的同学选10V，学号尾号为偶数的同学选5V；
调节器输出限幅电压：学号尾号为0-4的同学选10V，学号尾号为5-9的同学选5V。
滤波时间常数：电流环滤波为一阶RC滤波环节，滤波时间常数：s001.0oiT。
转速环滤波为一阶RC滤波环节，滤波时间常数为：s0038.0onT。
技术指标要求（仿真要体现验证结果）：100rpm~1500rpm调节无静差，起动至额定转速过程中，电流超调小于10%，空载起动转速超调小于10%。
本次仿真调节器输出限幅电压为5V,给定电源电压最大值为5V。

数据结构是计算机存储、组织数据的方式。
数据结构是指相互之间存在一种或多种特定关系的数据元素的集合。
通常情况下，精心选择的数据结构可以带来更高的运行或者存储效率。
数据结构往往同高效的检索算法和索引技术有关。

技术选型前端：angularJS+Bootstrap后台：SSM（springmvc+spring+mybatis）数据库：mysql，使用mycat读写分离开发模式：SOA服务中间件：dubbox，需要和zookeeper配合使用注册中心：zookeeper消息中间件：Activemq，使用spring-jms负载均衡：nginx搜索：solr集群（solrCloud），配合zookeeper搭建，使用spring-data-solor缓存：redis集群，使用spring-data-redis图片存储：fastDFS集群网页静态化：freemarker单点登录：cas权限管理：SpringSecurity，跨域：cros支付：微信扫描短信验证：阿里大于密码加密：BCrypt富文本：KindEditor事务：声明式事务任务调度：springtask如果好用的话不要吝啬你的赞美喔！

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。