移位寄存器及其应用
2023/11/13 11:35:34 57KB 移位寄存器 数电实验
1
数电实验74LS194移位寄存器multisim仿真程序已调试,避免雷同,自己修改一点点,可直接使用。
1
最全的模电数电multisim仿真电路实例,只要1积分,包含1-5-1a二极管仿真电路.ms91-5-2稳压管仿真电路.ms91-5-3BJT仿真电路.ms91-5-4aMOSFET仿真电路.ms910-10-1a单相桥式整流电路.ms710-10-2a桥式整流电容滤波电路.ms710-10-3硅稳压管稳压电路.ms710-10-4串联型直流稳压电路.ms710-10-5a三端集成稳压器-a.ms710-10-5b三端集成稳压器-b.ms710_循环计数器.ms92-9-1a单管共射放大电路.ms92-9-1b单管共射放大电路直流通路.ms92-9-2工作点稳定电路.ms92-9-3a共集电极放大电路.ms92-9-4a共基极放大电路.ms92-9-5a共源极放大电路.ms93-5-1aRC高通电路.ms93-5-2aRC耦合单管共射放大电路.ms93D运算放大器应用.ms93D运算放大器应用.ms9(Securitycopy)4-5-1aOTL乙类互补对称电路.ms94-5-2aOTL甲乙类互补对称电路.ms94-5-3a复合管OCL甲乙类互补对称电路.ms94.ms9(Securitycopy)5-7-1长尾式差分放大电路.ms75-7-2恒流源式差分放大电路.ms75.ms9555Astable.ms9555Astable.ms9(Securitycopy)555单稳触发器.ms9555单稳触发器.ms9(Securitycopy)555振荡器(占空比可调).ms9555振荡器(占空比可调).ms9(Securitycopy)6-6-1电流串联负反馈电路.ms76-6-2电压并联负反馈电路.ms76-6-3电压串联负反馈电路.ms76.ms97-7-1a反相比例电路.ms77-7-1b同相比例电路.ms77-7-1c差分比例电路.ms77-7-2三运放数据放大器.ms77-7-3求和电路.ms77-7-4a积分电路.ms774LS194移位寄存器.ms974LS194移位寄存器.ms9(Securitycopy)74LS47译码器.ms974LS47译码器.ms9(Securitycopy)74LS90七进制计数电路.ms974LS90六十进制计数器.ms974LS90六十进制计数器.ms9(Securitycopy)74LS90六进制计数电路.ms974LS90十进制电路.ms974LS90测试电路.ms98-3-1a二阶低通滤波器.ms78-3-2a带通滤波器.ms78-3-3a单限比较器.ms78-3-4a滞回比较器.ms78-3-5a双限比较器.ms78-3-6a集成单限比较器.ms79-6-1aRC串并联网络振荡电路.ms79-6-2a矩形波发生电路.ms79-6-3三角波发生电路.ms7A-5-13aIV分析仪测二极管.ms7A-5-14aIV分析仪测BJT.ms7A-5-15aIV分析仪测FET.ms7A-5-7阻容耦合单管共射放大电路.ms7AC-DC变换器.ms9ADC实例.ms9ADC实例.ms9(Securitycopy)BTL功放.ms9BTL功放.ms9(Securitycopy)D触发器的研究.ms9IDAC测试电路.ms9J-K触发器的研究.ms9LIST.TXTOCL功放.ms9OCL功放.ms9(Securitycopy)OC门应用实验.ms9OC门应用实验.ms9(Securitycopy)OC门测试(74LS22).ms9R-S触发器的研究.ms9RC一阶电路.ms10RF放大器(频谱分析仪).ms9RF放大器(频谱分析仪).ms9(Securitycopy)RF放大器.ms9RF放大器.ms9(Securitycopy)RF放大器(网络分析仪).ms9RF放大器(网络分析仪).ms9(Securitycopy)VCVS.ms9VCVS.ms9(Securitycopy)VDAC原理图.ms9VDAC原理图.ms9(Securitycopy)三态R-S触发器(4043).ms9三态缓冲器测试.ms9三态缓冲器组合电路.ms9三态门应用.ms9三极管的开关特性研究(3D).ms9三极管的高频特性分析.ms9三端稳压源.ms9三角波发生器.ms9三角波发生器.ms9(Securitycopy)三通道总加器实验.ms9三通道总加器实验.ms9(Securitycopy)与非门搭接的逻辑电路.ms9与非门测试
2023/9/27 15:37:35 20.11MB multisim
1
关于线性反馈移位寄存器的代码,模拟LFSR运行
2023/8/10 10:45:02 987B 移位寄存器 LFSR CPP
1
一个线性反馈移位寄存器的程序,本原多项式直接输入
2023/8/10 4:29:07 175KB LFSR 线性反馈移位寄存器
1
用labview编写的五色灯程序,用简单控件实现五色闪烁灯。
其中用到了labview的条件结构、移位寄存器、属性节点、等待时间等技巧,是很好的labview入门程序
2023/7/13 10:52:02 13KB labview程序
1
利用移位寄存器产生均匀随机数,再利用Box-Muller产生高斯随机数。
2023/6/14 4:06:16 18KB VERILOG 高斯随机数
1
完整的移位寄存器VHDL代码!可以实现双向移位。
包括bit子模块。
并包含testbench代码!
2023/6/2 0:25:29 4KB 移位寄存器 VHDL
1
用verilog编写实现移位寄存器的成果并在开拓板上展现。
2023/5/2 11:38:02 606KB FPGA
1
基于QuartusII的FPGA/CPLD方案作者:李洪伟袁斯华第1章可编程器件及EDA货物概述1.1可编程器件及其特色1.1.1CPLD1.1.2FPGA1.2EDA本领翰介及开拓软件1.2.1EDA本领1.2.2开拓软件1.3小结第2章QuartusII软件简介2.1QuartusII概述2.2方案软件2.3QuartusII体系特色总览2.4QuartusII体系配置配备枚举与装置2.5QuartusII集成货物及其底子成果2.6小结第3章QuartusII方案指南3.1QuartusII软件的使用概述3.2建树QuartusII工程3.3多种方案输入方式3.3.1文本编纂——ALDL、VHDL,VerilogHDL3.3.2图形方案输入3.4建树文本编纂文件3.5方案综合3.6引脚调配3.7仿真验证3.8时序阐发3.8.1时序阐发底子参数3.8.2指按时序申请3.8.3实现时序阐发3.8.4查验时序阐发下场3.9编程以及配置配备枚举3.10SignalTapII逻辑阐发仪的使用3.10.1在方案中建树SignalTapII逻辑阐发仪3.10.2行使MegaWizardPlug—InManager建树SignalTapII逻辑阐发仪3.10.3SignalT印II逻辑阐发仪的器件编程3.10.4查验SignalTapII采样数据3.11实例一个带清零以及计数使能成果的模可变计数器方案第4章硬件描摹语言(HDL)简介4.1HDL阻滞4.2多少种具备代表性的HDL语言4.2.1VHDL4.2.2VerilogHDL4.2.3Superlog4.2.4SystemC4.3种种HDL语言的体系结谈判方案方式4.3.1SystemC4.3.2Supeflog4.3.3Verilog以及VHDL在各方面的比力4.4目前可取的可行策略以及方式4.5未来阻滞以及本领倾向4.6国内阻滞的策略遴选4.7特色4.8VHDL方案流程4.9小结第5章VHDL法度圭表标准的底子结构5.1实体5.2结构体及其子结构描摹5.2.1结构体5.2.2VHDL子结构描摹5.3库与包群集及配置配备枚举5.3.1库(Library)5.3.2包群集(Package)5.3.3配置配备枚举(Configuration)5.4小结第6章用QuartusII方案罕用电路6.1组合逻辑电路方案6.1.1用VHDL描摹的译码器6.1.2用VHDL描摹的编码器6.1.3乘法器6.2时序逻辑电路方案6.2.1D触发器(DFF)6.2.2寄存器以及锁存器6.2.3分频器6.3存储器方案6.3.1ROM只读存储器6.3.2随机存储器RAM6.3.3FIFO6.4有限外形机6.4.1有限外形机的描摹6.4.2外形机的使用方案举例——空调抑制体系有限外形6.5基于QuartusII的其余方案示例6.5.1双向数据总线——行使三态门结构6.5.2锁相环路(PLL)6.6小结第7章基于QuartusII的数字电路体系方案7.1实例一按键去发抖方案7.2实例二单片机以及FPGA接口逻辑方案7.3实例三交通抑制灯7.3.1方案申请7.3.2方案阐发7.3.3方案模块7.4实例四数字秒表的方案7.4.1方案申请(秒表的成果描摹)7.4.2模块成果松散7.4.3方案实现、仿真波形以及阐发7.4.4秒表展现模块7.5实例五闹钟体系的方案7.5.1闹钟体系的方案申请及方案思绪1.5.2闹钟体系的译码器的方案7.5.3闹钟体系的移位寄存器的方案7.5.4闹钟体系的闹钟寄存器以及功夫计数器的方案7.5.5闹钟体系的展现驱动器的方案7.5.6闹钟体系的分频器的方案7.5.7闹钟体系的部份组装7.6实例六数字密码锁方案7.6.1方案申请7.6.2输入、输入端口描摹7.6.3模块松散7.6.4方案VHDL源法度圭表标准7.7实例七数字出租车计费器方案7.7.1方案阐发7.7.2顶层方案7.7.3成果子模块方案7.8实例八IIC总线通讯接口7.8.1方案阐发7.8.2VHDL方案源法度圭表标准7.8.3时序仿真下场及阐发第8章MC8051单片机方案8.1MC8051单片电机路方案概述8.1.1首要方案特色8.1.28051总体结谈判方案文件阐发8.1.3各个模块阐发8.2MC8051法度圭表标准包8.3MC8051内核的方案8.4按时计数器模块8.5串口模块8.6抑制模块8.7算术逻辑模块8.8小结附录
2023/4/30 20:14:32 14.95MB Quartus FPGA CPLD
1
共 31 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡