本程序是仿真了一个卡尔曼滤波进行系统辨识的实验，把卡尔曼的递推过程写的很清晰，便于大家更好的理解卡尔曼滤波

本文是2007年全国大学生数学建模竞赛中国人口发展问题的一等奖获得者，其特点是运用了Leslie模型和蒙特卡罗仿真，角度独到，方法新颖，非常值得一读！

对于给定的直流稳压电源，配合其它电路元件：1)设计一个波形发生器，可同时输出正弦波、方波、三角波三种波形。
2）输出波形频率为1.5kHZ，输出电压Vout=+—5V（阻抗匹配为600Ω）3）能实现数字控制波形切换

HOMER仿真软件教程，网上的稀缺资源，七步让你掌握HOMER

包括sim.do已经bat和全套代码

实例简介】autojs例子大全，一千六百多个脚本,简单的到复杂的例子，统统有，小白学完马上变大神，大神学了变超神。
脚本内容包含：几十种类型的UI脚本，抖音、QQ、微信、陌陌、支付宝等自动化操作的脚本、还有部分协议列表，HTTP协议(POST、GET)上传下载，接码模块，百度文字识别api模块，文件操作模块：txt文本读一行删一行，等等其他例子【实例截图】【核心代码】└─1688!运动点赞!.js(qq语音红包.js(协议)快阅读.js(可修改王者荣耀启动动画)视频播放器(1).js(实?).js(小瓜)九州行(720x1440)多账号游戏辅助.js-控件集合.js-控件集合2.js0(1).js0(2).js0.js00-仿真曲线滑动2.js00-关闭指定应用-通用版.js00-本地时间及网络时间验证改版.js00-正则匹配关闭应用-适用大部分手机(1).js00-正则匹配关闭应用-适用大部分手机.js00-简化点击控件.js00-结束事件与结束应用(1).js00-结束事件与结束应用.js00-读&删指定文本行.js00-读取txt文本每一行&去空格.js00-通知相册.js001-HelloJS.js002-if条件.js003-循环break.js004-循环for.js005-循环while.js0根据图色点击.js0计分器.js1(1).js1.js1024下载.js11.js111.js11111111111.js12.js1233.js1543275531466-mysl.js18禁小撸怡情，大撸伤身.js190620_计算器.js1gps码表.js1别踩白块.js1当前页面所有文字内容.js1怎样动态增加text标签.js1截图脚本.js1提取QQ收藏完整内容.js1改变字体颜色大小和内容.js1易码获取短信.js1查询本机IP地理位置.js1比1比4悬浮窗可限制显示行数.js1求交集.js1爬取bilibili视频弹幕.js1箭头函数和function的this对比.js1鸣人分身.js2.0示例脚本合集.js2.js2.离线文字转语音~发声器.js2018-05-16.js2018年刑侦科推理题.js2019-10-13蚂蚁森林.js2048全自动(1).js2048全自动.js2048游戏机(1).js2048游戏机(2).js2048游戏机(3).js2048游戏机(4).js2048游戏机.js2048游戏机UI版.js2048玲珑棋局.js2与y960对比颜色找顶点.js3d视角.js6.0start(1).js6.0start(2).js6.0start(3).js6.0start.js643个城市数组.js6（0.51）.js8.0打开关闭网络usb共享.js9420-麦小兜(1).js99乘法表.jsa5main.jsactivity.jsAD790179-8D8A-4CC6-BF68-25D58C7FD745

Matlab增量式PID算法仿真，包含m文件和simulink仿真文件，希望对大家有帮助

单LFM信号压缩感知ISAR仿真傅里叶变换基OMP追踪准则

正交频分复用技术（OFDM）具有抗频率选择性衰减和提高频带利用率的良好特点。
本文设计了基于OFDM技术的水声通信系统，此系统通过IFFT/FFT算法来实现，利用保护间隔的循环前缀来克服码间干扰，并通过Matlab仿真说明OFDM系统在水声通信中有抗多径干扰性能。
OFDM技术受到高速率数据传输系统的青睐，在水下通信中具有很好的应用前景。

此为PDF电子书.要源码的见我其他下载资源.总共4个分卷，此为第1个.下全了才能正常解压.国内电子设计界著名教授北航夏宇闻又一力作！本书是《Verilog数字系统设计教程》（第2版）的姊妹篇。
内容简介回到顶部↑VerilogSOPC高级实验教程是为学习Verilog语言之后，想在FPGA上设计并实现嵌入式数字系统的人们而专门编写的。
本实验教程是《Verilog数字系统设计教程》（第2版）的后续课程，是姊妹篇。
本书通过由浅入深的10个实验，详细地介绍了ModelSim6.0和QuartusⅡ8.1的操作步骤，扼要地介绍了QuartusⅡ8.1的主要设计资源和SOPCBuilder等工具的应用方法，并阐述了如何配合自己设计的Verilog模块和FPGA中的内嵌处理器NiosⅡ等现成IP资源，设计并实现高性能嵌入式硬件/软件系统。
本实验教程也可以作为集成电路设计专业系统芯片（SoC）前端逻辑设计和验证课程的实验教材。
为了使阐述的内容更加具体，本教程中的每个实验均选用AlteraFPGA（型号为CycloneⅡEP2C35F672C8）实现，并在革新科技公司专业级实验平台GXSOC/SOPC运行通过。
本书可作为电子信息、自动控制、计算机工程类大学本科高年级学生和研究生的教学用书，亦可供其他工程技术人员自学与参考。
目录回到顶部↑第1讲ModelSimSE6.0的操作　1.1创建设计文件的目录　1.2编写RTL代码　1.3编写测试代码　1.4开始RTL仿真前的准备工作　1.5编译前的准备、编译和加载　1.6波形观察器的设置　1.7仿真的运行控制　总结　思考题第2讲Quartus8.1入门　2.1QuartusⅡ的基本操作知识　2.2QuartusⅡ的在线帮助　2.3建立新的设计项目　2.4用线路原理图为输入设计电路　2.5编译器的使用　2.6对已设计的电路进行仿真　2.7对已布局布线的电路进行时序仿真　总结　思考题.第3讲用Altera器件实现电路　3.1用CycloneⅡFPGA实现电路　3.2芯片的选择　3.3项目的编译　3.4在FPGA中实现设计的电路　总结　思考题第4讲参数化模块库的使用　4.1在QuartusⅡ下建立引用参数化模块的目录和设计项目　4.2在QuartusⅡ下进入设计资源引用环境　4.3参数化加法-减法器的配置和确认　4.4参数化加法器的编译和时序分析　4.5复杂算术运算的硬件逻辑实现　总结　思考题第5讲锁相环模块和SignalTap的使用第6讲QuartusⅡSOPCBuilder的使用第7讲在NiosⅡ系统中融入IP第8讲LCD显示控制器IP的设计第9讲BitBLT控制器IP第10讲复杂SOPC系统的设计本书的结束语附录GXSOC/SOPC专业级创新开发实验平台

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。