数字滤波器的MATLAB与FPGA实现.iso的光盘文件,内含FPGA程序
2024/2/10 15:57:40 165.08MB matlab FPGA
1
压缩包为EGO1的官方配套实验,包括流水灯、智力抢答器、分频器、FIR数字滤波器、VGA图像显示、蓝牙远程控制、嵌入式软核设计
2024/2/6 22:48:01 169.62MB FPGA EGO1 官方实验
1
积分梳状滤波器(CIC)设计verilog仿真功能实现
2024/2/5 21:45:04 2KB 积分 梳状 滤波器(CIC) 设计
1
数字FIR滤波器的MATLAB设计和仿真
2024/2/4 2:46:04 221KB FIR滤波器
1
串行结构FIR滤波器的VerilogHDL代码,Vivado工程,含testbench与仿真,仿真结果优秀;
具体说明可参考本人博客。
CSDN博客搜索:FPGADesigner
2024/2/4 0:02:48 2.25MB Verilog FPGA Vivado FIR
1
关于自适应滤波器处理母婴心电信号,并从中处理出胎儿心电信号的实验
2024/2/3 20:06:57 1.61MB 自适应滤波器 胎儿心电
1
控制理论和最优滤波器设计的经典教材,有很强的专业性,适合控制理论和信号处理方面的进阶。
2024/2/2 9:45:45 29.92MB adaptive filter, control
1
本教程适用初学者快速掌握SystemVIew工具,包含以下几章:第1章SystemView的功能与使用简介1.1SystemView简介1.2SystemView的用户环境1.2.1设计窗口1.2.2图标库1.2.3图标定义1.3系统定时1.4基本使用1.4.1基本系统的搭建1.4.2分析窗口1.4.3接收计算器1.4.4全局参数连接1.4.5可变参数设计1.4.6与外部文件的接1.4.7动态探针功能1.4.8自动程序生成(APG)功能第2章用SystemView实现滤波器设计2.1各种类型的滤波器设计2.1.1FIR滤波器设计2.1.2Analog模拟滤波器设计2.1.3Communication通信滤波器设计2.1.4用户自定义型滤波器的设计2.1.5直接输入系数设计2.2下载到硬件级第3章SystemView的图标库3.1基本库3.1.1信号源库3.1.2子系统库3.1.3加法器图标3.1.4子系统I/O图标3.1.5算子库3.1.6函数库3.1.7乘法器库3.1.8观察窗库3.2专业库3.2.1通信库3.2.2DSP库3.2.333扩展库3.3.1CDMA库3.3.2数字视频广播DVB库3.3.3自适应滤波器库第4章SystemView调用其它工具4.1用户代码库的调用4.2与仿真工具Matlab的接口
2024/2/1 22:19:53 3.23MB SystemVIew 通信系统仿真
1
熟悉频率采样法的理论及其应用;
掌握频率采样法设计FIR数字滤波器的方法。
了解FIR数字滤波器的频率特性和相位特性,观察过渡带取样点对滤波器幅频特性的影响。
掌握用频率采样法设计线性相位FIR低通数字滤波器的方法,并掌握该方法的matlab编程和仿真。
2024/1/30 0:33:26 565KB 低通滤波器
1
该文研究频率选择性信道中多用户点对点分布式中继网络波束形成技术。
为了均衡源节点与中继节点以及中继节点与目标节点之间的频率选择性信道,该文提出的波束形成技术在中继节点上采用有限长响应滤波器和滤波而后转发的中继数据传输方法,以最小化中继节点的发射总功率为目标,同时满足所有目标节点的服务质量(QoS)。
该波束形成优化问题的直接形式由于其非凸性而难以求得最优解。
该文采用半定松弛(SDP)方法将其近似为凸优
1
共 750 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡