FPGA时序设计的Viso形状库
2025/1/11 22:53:58 157KB FPGA Viso
1
赛灵思自己的FPGA乒乓球游戏实现教程,很有参考意义
2025/1/11 3:23:21 1.7MB FPGA 乒乓球 Xinilx
1
关于fpga控制PHY芯片完成以太网功能,代码已经验证,更改
2025/1/10 18:36:53 1.09MB fpga和以太网
1
领航者ZYNQ之开发指南,包括FPGA、嵌入式、嵌入式Linux三个pdf。
开发板Zynq-7000系列,vivado版本2018.3
2025/1/10 0:38:02 51.59MB zynq 嵌入式 fpga linux
1
fpga下实现AD/DA转换,ADDA等一些芯片的verilog程序,
1.39MB FPGA
1
_4_DQPSK调制解调技术研究及FPGA实现,包括gardner的位同步
2025/1/6 15:19:01 4.21MB _4_DQPSK 同步
1
现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行设计的难度较大。
2025/1/6 12:33:05 874KB FIR 滤波器; SimuliFIR 滤波器;
1
黑金AX7103配套教程,包含17个部分,涉及到串口、USB口,网口PCIE等等,是FPGA学习的好资料
2025/1/4 13:09:26 11.72MB FPGA verilog
1
倒车雷达实例,每1s产生1个超声波测距模块所需的10us高脉冲激励,并用数码管以16进制数据显示回响信号的高脉冲计数值(以10us为单位),与此同时,蜂鸣器根据障碍物远近,也会相应的发出不同频率的响声。
2025/1/4 4:39:21 5.06MB FPGA VHDL 超声波 数码管
1
STM32与FPGA通讯,使用的是16位SPI协议。
STM32F103ZET6Verilog
2025/1/4 1:10:45 6.41MB STM32 FPGA 16位SPI
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡