基于锁相环的载波提取技术。
采用科斯塔斯锁相环获得信号的载波
2015/3/14 2:25:02 350KB 锁相环
1
锁相环(PLL)电路设计与使用.pdf是一本很不错的书籍,很适合电子设计工作者
2020/10/26 18:15:32 24.1MB 锁相环 PLL
1
本人用simulink做的PLL仿真,需要的同志们可以看一下,互相交流
2015/8/27 9:43:07 4.72MB PLL simulink
1
《射频通信电路(第二版)——普通高等教育“十一五”国家级规划教材(新版链接为:http://product.dangdang.com/product.aspx?product_id=22572443)》系统地引见了射频通信电路各模块的基本原理、设计特点以及在设计中应考虑的问题。
全书分为射频电路设计基础知识、调制与解调机理、收发信机结构和收发信机射频部分各模块电路设计四大部分,其中模块电路包括小信号低噪声放大器、混频器、调制解调器、振荡器、锁相及频率合成器、高频功率放大器及自动增益控制电路的原理及设计方法。
《射频通信电路(第二版)——普通高等教育“十一五”国家级规划教材(新版链接为:http://product.dangdang.com/product.aspx?product_id=22572443)》可作为电子信息类本科生的电子线路(Ⅱ)即高频电子线路课程的教材,也可供相关工程技术人员参考。
2021/7/13 14:11:26 9.09MB 射频 通信 电路 微波
1
SSS1700是3S高度集成的单片USB音频控制器,带有片上振荡器将外部12MHz晶体组件保存在耳机应用程序中。
SSS1700功能支持96KHz24位采样率,带外部音频编解码器(24位/96KHzI2S输入和输出),并具有内置立体声16/24位ADC、立体声16/24位DAC、耳机驱动器、五频段硬件EQ、,音频锁相环,USB时钟振荡器,和USBFS控制器加物理层。
外部24C02~24C16EEPROM连接为USBVID/PID/产品字符串、默认增益设置提供了灵活性,以及其他定制需求。
SSS1700为特色USB提供了最低BOM处理方案Windows/MAC/Android操作系统中的音频处理方案。
1
二阶锁相环环路滤波器的matla设计代码,自定义阻尼系数(默以为0.707)和噪声带宽,给出滤波器参数值。
2018/11/27 4:21:16 600B PLL 锁相环
1
给电子零碎设计者提供一些必须的工具总页数260页分两大部分锁相环路和频率合成器
2019/6/24 19:15:39 10.68MB 锁相环
1
包含:PWM整流器的拓扑结构及原理、电压型PWM整流器、VSR电流控制技术(直接电流、间接电流控制)、空间矢量控制、并网控制策略(LCL滤波器设计)、其他控制策略、电流型的PWM整流器的建模及控制、PWM整流器中的锁相环技术、PWM整流器的使用(HPFR、SVG、APF、UPFC、光伏并网逆变器、风力发电机并网)
1
基于stm32做的ADF4351锁相环模块,频率范围35M—4.4G,程序控制,有十分详细的寄存器操作注释,可做本振源,参加今年电子大赛的同学要留意了!
2019/6/17 5:26:25 3.96MB STM32 ADF4351
1
FPGA完成PLL全数字锁相环全部代码
2018/10/26 23:48:18 122KB FPGA verilog PLL
1
共 132 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡