首页 开发技术 硬件开发     /    基于verilogHDL的存储器测试模块源码

基于verilogHDL的存储器测试模块源码

上传者: cc123fire | 上传时间:2024/12/24 4:34:37 | 文件大小:3KB | 文件类型:rar
基于verilogHDL的存储器测试模块源码
基于verilogHDL的存储器测试模块源码 本软件ID:3721947

文件下载

资源详情

[{"title":"(3个子文件3KB)基于verilogHDL的存储器测试模块源码","children":[{"title":"state.v <span style='color:#111;'>2.63KB</span>","children":null,"spread":false},{"title":"datapath.v <span style='color:#111;'>5.19KB</span>","children":null,"spread":false},{"title":"ram_test.v <span style='color:#111;'>1.14KB</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • enterdy:
    有些地方没注释对新手有点难懂2013-05-02
  • rank123:
    是一个存储器的testbench,比较规范,代码清晰,初学者可以容易看懂、多谢。2012-09-27

免责申明

【好快吧下载】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【好快吧下载】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【好快吧下载】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,8686821#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明