上传者: xinxulsq
|
上传时间:2025/4/29 10:47:52
|
文件大小:300KB
|
文件类型:pdf
输入输出延迟单元IODELAY简介
每个I/O模块包含一个可编程绝对延迟单元,称为IODELAY。
IODELAY可以连接到ILOGIC/ISERDES或OLOGIC/OSERDES模块,也可同时连接到这两个模块。
IODELAY是具有64个tap的环绕延迟单元,具有标定的tap分辨率(见附图1)。
IODELAY可用于组合输入通路、寄存输入通路、组合输出通路或寄存输出通路,还可以在内部资源中直接使用。
IODELAY允许各输入信号有独立的延迟。
本软件ID:10504370