搜索【Verilo】的结果-好快吧下载

32位ARM的ALU设计（基于FPGA）

本资源是用Verilog语言书写的32位ARM的ALU设计，FPGA实现。

2024/6/28 3:12:44 248KB 32位ARM ALU FPGA Verilog

1

数字设计与Verilog实现第5版[（美）马诺，（美）奇莱蒂著]_高清带索引书签目录中文版

数字设计与Verilog实现第5版[（美）马诺，（美）奇莱蒂著]_高清带索引书签目录_电子工业出版社_P370_2015.01_13693982_中文版

2024/6/27 11:40:06 117.87MB 数字设计 Verilog 实现高清

1

用于通信的4PPM编码verilog代码

本人自己编写的一个基于PPM_4的verilog代码，其中实现了对信息的PPM编码，需要有同步时钟和输入有效信号区。

2024/6/24 11:16:24 3KB PPM-4

1

IEEEStandardforVerilog2001版和2005版

IEEE的Verilog语言标准，分别是2001版和2005版，可以根据开发工具拿来参考对比。
IEEEStandardforVerilog®HardwareDescriptionLanguage

2024/6/22 15:33:45 4.81MB Verilog IEEE标准 Verilog标准

1

基于FPGA的别踩白块儿游戏

这是一个用verilog硬件描述语言写的FPGA上的别踩白块儿游戏，工程建立在altera的quartusii上，提供了一种比较好的编程思路，可以根据该程序的思想写出更多的游戏作品。

2024/6/21 15:27:11 10.77MB FPGA 别踩白块儿 游戏

1

基于verilog的8位移位寄存器

此书详细的讲解了此项技术的原理及其要点，对于一个初学者来说是一个很不错的选择

2024/6/21 11:02:55 138KB verilog

1

fpga入门详细示例，基于AlteraDE2-115开发板

fpga入门示例，verilog代码，在开发板演示，非常方便上手

2024/6/21 9:53:13 2MB ArcGIS

1

ca码生成(verilog)

用verilog写的一个ca码的生成代码，内含quartusII的仿真文件（波形和testbench）。

3KB CA码 verilog fpga quartusII

1

VerilogDAC8568

Verilog语言写的控制DAC8568的模块，DAC8568是SPI接口。

2024/6/18 6:15:16 1.91MB DAC8568 DAC7568 DAC8168 Verilog

1

FPGA数字信号处理（二）并行FIR滤波器Verilog设计

并行结构FIR滤波器的VerilogHDL代码，Vivado工程，含testbench与仿真，仿真结果优秀

2024/6/17 21:09:15 4.35MB Verilog FPGA Vivado FIR

1

钉钉无人值守自动打卡脚本永不迟到的神器安卓和苹果教程 New!

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。

2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

一言

热门下载

最新下载

其他资源