浮点数乘法器,verilog,可间接综合
2018/4/2 17:44:09 3KB 浮点数乘法器 verilog FPGA
1
SM3的一种verilogHDL实现,包括testbench测试文件。
SM3是国家密码管理局编制的商用算法,用于密码使用中的数字签名和验证、消息认证码的生成与验证以及随机数的生成,可满足多种密码使用的安全需求。
2020/9/3 1:40:55 6KB SM3 verilogHDL
1
基于FPGA的音乐实现。
在FPGA开发板上播放音乐。
通过不同的分频来实现不同乐曲的播放。
值得珍藏!!!
2017/5/10 14:54:12 118KB FPGA 音乐
1
该源码在FPGA上实现BT656格式的输入,将RGB888装换成BT656,bt656为720*576.
2020/4/14 10:44:25 4.14MB bt656   576p verilog HDL
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡