EDAVerilog数字系统,广东工业大学的EDA课程设计,计费器,可以直接下载在SOPC/DSP/EDA实验开发系统主板上运行
2024/5/27 18:04:07 2KB EDA 课程设计 计费器
1
北航出版社,夏宇闻老师编著的《Verilog数字系统设计教程》第3版,2013带目录书签。
经典书籍教材,值得学习。
2024/5/22 22:04:28 157.21MB Verilog  数字系统设计教程 第3版 夏宇闻
1
本书简要介绍了Verilog硬件描述语言的基础知识,包括语言的基本内容和基本结构,以及利用该语言在各种层次上对数字系统的建模方法。
书中列举了大量实例,帮助读者掌握语言本身和建模方法,对实际数字系统设计也很有帮助。
本书是VerilogHDL的初级读本,适用于作为计算机、电子、电气及自控等专业相关课程的教材,也可供有关的科研人员作为参考书。
2024/5/21 0:22:08 3.98MB verilog HDL
1
入门级丛书,讲解详细,深入浅出,有很多收获
2024/2/7 11:04:21 2.39MB Verilog
1
用于高速数字系统的单轨MCML标准单元
2024/2/6 20:41:40 48KB 研究论文
1
优化后修复不可搜索的问题,文字版,矢量版,可复制,英文原版第五版最新,难得的数字系统设计的好资料,学习FPGA基础数字电路知识,强烈推荐!
2024/2/4 9:37:03 2.3MB 数字系统设计 PFGA HDL
1
使用Verilog硬件描述语言编写的出租车计价器,编写环境为Quartusii9.0,硬件平台为CycloneEP1C6Q240C8.实现主要功能如下:-输入时钟为系统晶振50Mhz.-两个开关分别控制:开始/停止计费,出租车行进中/停止等待-一个开关控制所有数据的复位-两个开关组合控制显示4种数据:当前计价(单位:元,精确到角)/当前行进总距离(单位:千米,精确到10m)/当前等待时间(单位:分,精确到分)/起步价内行进距离(单位:千米,精确到10m,详见计费规则)-计费规则:起步价9元/3千米,超出起步价部分2.4元/千米,停车等待时间内1元/10分钟(不足10分钟不计费)。
注:在起步价9元范围内,可算作是3元/千米,此时停车等待产生的费用也按照1元/10分钟折算到起步价内;
即3元/千米的标准产生的行进费用与等待费用之和小于9元即视为起步价范围。
(eg.行进2千米,等待10分钟,总价为9元而非10元)作为Verilog硬件描述语言初学者的入门项目,主要内容包含分频器、计数器、计算与数码管显示模块的简单实现与应用,具有一定的参考价值。
2024/2/1 7:10:09 3.68MB Verilog 课程设计 quartus_ii
1
DigitalSystemDesign中文版电子书猪饲国夫.本多中二著对于数字系统VHDL存储系统进行系统说明
2024/1/27 13:26:44 22.57MB 数字系统
1
VHDL数字系统设计与测试课程的计数显示电路,附源代码、原理图、波形图,有状态转移图,最后附波形仿真,采用quartusII进行仿真。
2023/12/28 10:17:10 98KB VHDL 序列检测器 原理图 quartusII
1
基本逻辑门实验简单组合逻辑电路设计、组装与调测试三态门特性研究与典型应用中规模集成电路功能测试及应用加法器设计与实现触发器移位寄存器及其应用时序电路分析集成计数器及应用四相时钟分配器设计
1
共 29 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡